奥鹏作业北京交通大学《数字电子技术（含实验）》在线作业一

奥鹏远程教育北京交通大学平时作业

北交《数字电子技术（含实验）》在线作业一-0003

分析同步时序逻辑电路的一般步骤是（）。
A:列出逻辑方程组
B:列出状体表、画状态图或时序图
C:确定电路逻辑功能
D:列出时序逻辑电路功能
答案问询微信：424329

消除冒险竞争的方法（）。
A:发现并消去互补相乘项
B:增加乘积项避免互相项相加
C:输出端并联电容器
D:输入端并联电容器
答案问询微信：424329

逻辑代数的基本规则是（）。
A:代入规则
B:反演规则
C:对偶规则
D:延展规则
答案问询微信：424329

有（）时序逻辑电路就被唯一地确定。
A:输出方程组
B:激励方程组
C:状态方程组
D:锁存方程组
答案问询微信：424329

数字集成电路按结构的不同形式，分为（）。
A:NOMS
B:PMOS
C:CMOS
D:NPMOS
答案问询微信：424329

与十进制相比二进制的优点是（）。
A:数字装置简单可靠、所有元件少
B:运算规则简单、运算操作方便
C:运算速度快
D:数值表达清晰、便于观察
答案问询微信：424329

下列触发器中，克服了空翻现象的有( )。
A:边沿D触发器
B:主从RS触发器
C:同步RS触发器
D:主从JK触发器
答案问询微信：424329

逻辑函数的表示方法中具有唯一性的是（）。
A:真值表
B:表达式
C:逻辑图
D:卡诺图
答案问询微信：424329

逻辑函数的化简方法有（）。
A:并项法
B:吸收法
C:消去法
D:配项法
答案问询微信：424329

卡诺图化简步骤是（）。
A:将逻辑函数写成最小项表达式
B:按最小项表达式填写卡诺图
C:合并最小项
D:将包围圈对于的乘积项相加
答案问询微信：424329

完成1位二进制数相加的一种组合逻辑电路（）。
A:半加器
B:全加器
C:1位加法器
D:多为加法器
答案问询微信：424329

Verilog语言大概提供了约（）个运算符。
A:20
B:30
C:40
D:50
答案问询微信：424329

数字系统中用来存储二进制数据的逻辑部件是（）。
A:寄存器
B:计数器
C:触发器
D:定时器
答案问询微信：424329

数字信号只有两个取值，故称为（）。
A:二值信号
B:高低信号
C:0、1信号
D:有无信号
答案问询微信：424329

对于TTL与非门闲置输入端的处理，不可（）。
A:接电源
B:通过电阻33k接电源
C:接地
D:与有用输入端并联
答案问询微信：424329

组合逻辑电路消除竞争冒险的方法有（）。
A:修改逻辑设计
B:在输出端接入缓冲电路
C:后级加缓冲电路
D:屏蔽输入信号的尖峰干扰
答案问询微信：424329

设周期性数字波形的高电平持续6ms，低电平持续10ms，占空比为（）。
A:60%
B:47.5%
C:37.5%
D:30%
答案问询微信：424329

为实现将JK触发器转换为D触发器，应使（）。
A:J=D,K=/D
B:K=D,J=/D
C:J=K=D
D:J=K=/D
答案问询微信：424329

任何组合逻辑电路都可以变换成为（）表达式。
A:与或
B:与非
C:或非
D:非门
答案问询微信：424329

以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路。
A:奇偶校验器
B:数据选择器
C:数值比较器
D:七段显示译码器
答案问询微信：424329

7的8421BCD码是0101。
A:错误
B:正确
答案问询微信：424329

4008为四位二进制超前进位全加器。
A:错误
B:正确
答案问询微信：424329

电路的噪声容限越大，其抗干扰能力愈强。
A:错误
B:正确
答案问询微信：424329

一个双稳态触发器可以保存1位二值信息。
A:错误
B:正确
答案问询微信：424329

异或函数与同或函数在逻辑上互为反函数。
A:错误
B:正确
答案问询微信：424329

用一个二进制代码表示特定含义的信息称为编码。
A:错误
B:正确
答案问询微信：424329

ASM图中有状态框、判断框、输出框三种符号。
A:错误
B:正确
答案问询微信：424329

D码是用字母B、C、D、表示的代码。
A:错误
B:正确
答案问询微信：424329

电路的噪声容限越大，抗干扰能力愈强。
A:错误
B:正确
答案问询微信：424329

门电路组成的多谐振荡器奥鹏远程教育北京交通大学平时作业振荡周期与时间常数RC无关。
A:错误
B:正确
答案问询微信：424329