《数字电子技术2390》19秋学期在线作业1

下列四个数中,与十进制数(163)<sub>D</sub>不相等的是(       )。
A:(203)<sub>O</sub>
B:(10100011)<sub>B</sub>
C:(000101100011)<sub>8421BCD</sub>
D:(A3)<sub>H</sub>

8421BCD码(01010010)转换为十进制数为(       )。
A:52
B:82
C:38
D:25

在逻辑代数中,下列说法正确的是(       )。
A:若A+B=AB,则A=B
B:若A+B=A+C,则B=C
C:若AB=AC,则B=C
D:若A+B=A,则B=1

三变量函数<img id=”ODatritTEMP20191225035328778.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODatritTEMP20191225035328778.png?Expires=1892620409&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=mGMPEk%2BEp9IxEO7glmBYu4QAt4I%3D” />的最小项表示式中不含下列哪项(       )。
A:m<sub>2</sub>
B:m<sub>5</sub>
C:m<sub>3</sub>
D:m<sub>7</sub>

函数<img id=”ODeeodfTEMP20191225035329232.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODeeodfTEMP20191225035329232.png?Expires=1892620409&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=gq77jRPlUKXsS5SDuZsSuWDIZ4A%3D” />化简后的结果是 (       )。
A:<img id=”ODnhkifTEMP20191225035329527.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODnhkifTEMP20191225035329527.png?Expires=1892620409&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=CLaZjECn6NUhn/pAfOgeQCLQUbA%3D” />
B:<img id=”ODmggfvTEMP20191225035329782.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODmggfvTEMP20191225035329782.png?Expires=1892620409&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=EOoOLKDZgT7/hH5/dSie7C%2BoZBE%3D” />
C:<img id=”ODmhcstTEMP20191225035329870.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODmhcstTEMP20191225035329870.png?Expires=1892620410&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=P4RizD0E4jMvCkE5q138QqyAbAY%3D” />
D:<img id=”ODyqftdTEMP20191225035330114.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODyqftdTEMP20191225035330114.png?Expires=1892620410&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=dQTJ3AVHRHaoEI2nh4jcpLpmzfY%3D” />

某逻辑电路的真值表如下表所示,则该逻辑电路的最简与或表达式为(       )。  <br><img id=”ODgoisdTEMP20191225035330605.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODgoisdTEMP20191225035330605.png?Expires=1892620410&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=FALssaauWKvbGZVRCPfCWB9TGuk%3D” />
A:<img id=”ODdsitgTEMP20191225035330859.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODdsitgTEMP20191225035330859.png?Expires=1892620410&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=1diVRECcCHKMNypwaDHg0Wmlnss%3D” />
B:<img id=”ODvelecTEMP20191225035331035.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODvelecTEMP20191225035331035.png?Expires=1892620411&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=O9G78dLUMjNwY1qA7lhHGKeWp5g%3D” />
C:<img id=”ODzcnqiTEMP20191225035331084.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODzcnqiTEMP20191225035331084.png?Expires=1892620411&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=C0E3B1RHmsle%2BW%2BkWTsJ6Nx1Wgc%3D” />
D:<img id=”ODoxlekTEMP20191225035331330.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODoxlekTEMP20191225035331330.png?Expires=1892620411&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=hgaLHDzY6bfwZdr72qlHCdbwmjE%3D” />

逻辑图和输入<em>A</em>,<em>B</em>的波形如下图所示,输出<em>F</em>为“1”的时刻,应是( &nbsp; &nbsp; &nbsp;)。<br><br><img src=”http://file.open.com.cn/ueditorupload/image/2019/12/27/6371305874961027372109261.png” title=”数字1-7-题干.png” alt=”数字1-7-题干.png”>
A:<i>t</i><sub>1</sub>
B:<i> t</i><sub>2</sub>
C:<i> t</i><sub>3</sub>
D:无

当三态门输出为高阻状态时,输出电阻为(       )。
A:无穷大
B:约100<img src=”http://file.open.com.cn/ueditorupload/image/2019/12/27/6371305900674205975866156.png” title=”π.png” alt=”π.png”>
C:无穷小
D:约10<img src=”http://file.open.com.cn/ueditorupload/image/2019/12/27/6371305899409207701143598.png” title=”π.png” alt=”π.png”>

一个64选1的数据选择器有(       )个选择控制信号输入端。
A:6
B:16
C:8
D:64

一个n位的二进制译码器可以译出(       )个输出信号。
A:2<sup>n</sup>
B:n
C:2n
D:2<sup>n</sup>-1

已知某触发器的时钟CP,异步置0置1输入,控制输入V<sub>i</sub>和输出Q的波形。根据波形图可判断这个触发器是( &nbsp; &nbsp; &nbsp; )。<br><img src=”http://file.open.com.cn/ueditorupload/image/2019/12/27/6371305903573577591300306.png” title=”数字1-11-题干.png” alt=”数字1-11-题干.png”>
A:正边沿T触发器
B:负边沿D触发器
C:负边沿T触发器
D:正边沿D触发器

逻辑电路如图所示,当<i>A=</i>0,<i>B=</i>1时,<img id=”ODaxmrlTEMP20191225035332188.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODaxmrlTEMP20191225035332188.png?Expires=1892620412&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=8nwumukAbSTDNcnl6crppq47mfQ%3D” />脉冲来到后<img id=”ODyqauaTEMP20191225035332258.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODyqauaTEMP20191225035332258.png?Expires=1892620412&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=bqTZWFYDdMklWU6M92ZwleWfH2w%3D” />触发器(       )。<br><img id=”ODtfqfyTEMP20191225035332425.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODtfqfyTEMP20191225035332425.png?Expires=1892620412&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=6FxfNqC%2BVCJ62WWxolyQeEvVs78%3D” />
A:具有计数(翻转)功能
B:保持原状态
C:置“0”
D:置“1”

如图所示逻辑电路为(       )。<br><img id=”ODejdebTEMP20191225035333005.png” src=”http://oescdn.open.com.cn/zyglpt/OD/TEMP/2019/1225/ODejdebTEMP20191225035333005.png?Expires=1892620413&OSSAccessKeyId=gbI8DRLk7JJhLbEw&Signature=2l0n52OIgsp2DLuS3HOufrDXeuE%3D” />
A:异步二进制加法计数器
B:同步二进制加法计数器
C:同步二进制减法计数器
D:异步二进制减法计数器

4位二进制计数器总共有(       )个状态。
A:16
B:4
C:8
D:2

构成4位移位寄存器应选用(       )个触发器。
A:4
B:2
C:8
D:16

下列描述不正确的是(    )。
A:可编程器件FPGA只用于实现组合逻辑电路
B:寄存器、存储器均可用于存储数据
C:移位寄存器首尾相连可构成环形计数器
D:译码器、数据选择器、EPROM均可用于实现组合逻辑函数

一片64k×8存储容量的只读存储器(ROM),有(       )。
A:16条地址线和8条数据线
B:64条地址线和16条数据线
C:64条地址线和8条数据线
D:16条地址线和16条数据线

RAM芯片有11个地址输入端,8个数据输出端,该芯片的容量是(       )。
A:2<sup>11</sup>×8
B:2<sup>8</sup>×11
C:88K<br>
D:880

8位D/A转换器,满度输出电压25.5V,当输入数字量为11101101时,输出电压是(       )。
A:23.7V
B:25.5V
C:12.8V
D:2.37V

不是Verilog HDL语言用于描述电路逻辑功能的是(       )描述方式。
A:卡诺图
B:结构
C:门级
D:行为

在二进制转换中,下列关系:(1001010100110001)<sub>B</sub>=(9531)<sub>H</sub>=(9531)<sub>8421BCD</sub>。对吗?
A:对
B:错

二进制数1001和二进制代码1001都表示十进制数9。对吗?
A:对
B:错

TTL逻辑门电路和CMOS集成门电路不能直接混合使用。对吗?
A:对
B:错

OC与非门的输出端可以并联运行,实现“线与”关系,即L=L<sub>1</sub>+L<sub>2</sub>。对吗?
A:对
B:错

当三态门输出为高阻时,其输出线上电压为高电平。对吗?
A:对
B:错

利用三态门可以实现数据的双向传输。对吗?
A:对
B:错

同一逻辑电路采用正逻辑和采用负逻辑其具有的逻辑关系是一样的。对吗?
A:对
B:错

数字电路中的逻辑加和算术加都可以用加法器实现。对吗?
A:对
B:错

两个二进制数相加,并加上来自高位的进位,称为全加,所用的电路为全加器。对吗?
A:对
B:错

在优先编码器电路中允许同时输入2个以上的有效编码信号。对吗?
A:对
B:错

二进制的算术运算通常是转换成加法运算来完成的。对吗?
A:对
B:错

SR触发器、JK触发器均具有状态翻转功能。对吗?
A:对
B:错

时钟信号决定了触发器的翻转时刻,控制输入信号决定了触发器翻转后的状态。对吗?
A:对
B:错

构成一个5进制计数器需要5个触发器。对吗?
A:对
B:错

计数器可构成定时器、分频器、序列信号发生器和寄存器等常用电路。对吗?
A:对
B:错

施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。对吗?
A:对
B:错

当时序逻辑电路存在有效循环时该电路能自启动。对吗?
A:对
B:错

可用ADC将麦克风声音信号转换后送入计算机中处理。对吗?
A:对
B:错

施密特触发器主要用于整形、波形变换、延时、幅度鉴别。对吗?
A:对
B:错

A/D转换器的分辩率越高,转换精度也越高。对吗?
A:对
B:错

提供优质的教育资源

公众号: 超前自学网